Realization of Parallel of AES Algorithm Based on FPGA
-
摘要: 讨论了AES算法的并行特性,提出在明文分组和密钥分组都是128位的情况下,采用内部流水结构和并行密钥处理策略,在现场可编程门阵列上的一种并行的快速ASIC实现方案,并对整个系统的关键性能指标进行了讨论.
点击查看大图
计量
- 文章访问数: 877
- HTML全文浏览量: 254
- PDF下载量: 5
- 被引次数: 0